Kajian Ke Atas Mekanisme Kegagalan Peranti Cmos Yang Diaruh Oleh Denyutan Elektrik (ESD / EOS)
Loading...
Date
1997-01
Authors
Fong, Kar Phooi
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
Dua jenis litar perlindungan ESD CMOS yang tipikal telah dikaji. Mereka adalah
rekabentuk litar gandingan diod-diod dan rekabentuk litar gandingan
transistor-transistor. Kedua-dua rekabentuk litar ini didapati adalah lebih eenderung
bermasalah dengan denyutan ESD positif. Dua kategori kegagalan ditemui dalam
penyelidikan ini iaitu kegagalan malapetaka dan kegagalan terpendam.Kegagalan
malapetaka wujud sebagai tembusan terus menegak and mengufuk pada bukaan sentuh
bagi litar perlindungan ESD. Mod kegagalan bagi mekanisme ini adalah keboeoran
tinggi dan selak bersama yang memberikan nilai arus boeor dalam julat IlA dan mAo
Keeaeatan terpendam yang menunjukkan keboeoran rendah dengan nilai arus boeor
dalam julat nA pula wujud sebagai "arka permukaan substrat silikon". Kedudukan
arka-arka ini adalah bergantung kepada kekutuban bagi denyutan ESD yang dikenakan.
Denyutan ESD positif akan menyebabkan arka ini wujud pada sebelah peresapan salur
bagi transistor NMOS manakala denyutan ESD negatif pula a.kan menyebabkan arka
wujud pada sebelah peresapan sumber.
1000 jam ujian kebolehharapan pembakaran dalam (burn-in) lazim pada 150°C didapati
tidak meneukupi untuk menyingkirkan keeaeatan terpendam aruhan. Keputusan ujtan
keboeoran sebelum ujian pembakaran dalanl, 500 jam ujian pembakaran dalam dan
1000 jam ujian pembakaran dalam menunjukkan bahawa arus boeor menurun dengan
jumiah jam ujian pembakaran dalam yang telah dikenakan. Oleh demikian, kecacatan
terpendam ESD aruhan menunjukkan penyembuhan dalam Iintasan bocomya semasa
ujian pembakaran dalam. Tinjauan analisis kegagalan ke atas sampel-sampel selepas
1000 jam kitaran ujian pembakaran dalam menunjukkan kecacatan fizikal (arka
permukaan substrat silikon) masih wujud dan tiada sebarang perubahan diperhatikan
berbanding dengan sampel sebelum ujian pembakaran dalam. Pengurangan nilai arus
bocor selepas ujian pembakaran dalam adalah disebabkan oleh penyusunan semuia
struktur bagi Iintasan bocor pada suhu ujian pembakaran dalam.
Kegagalan terpendam ESD yang mempunyai rupa bentuk seperti arka permukaan
substrat silikon ini telah berjaya ditukarkan menjadi suatu kegagalan malapetaka oleh
suatu denyutan voltan fana rendah jenis EOS. Kegagalan malapetaka EOS yang
diaruhkan daripada kecacatan terpendam ini mempunyai rupa bentuk seperti dendrit
polisilikon. Ciri-ciri elektrik bagi dendrit polisilikon ini dikaji dan tiga keadaan ujian
bagi kecacatan tersebut dikenalpastikan. Setiap keadaan ujian itu menghasilkan suatu
Iengkung ciri I-V yang tertentu dan boleh digunakan sebagai suatu cap jari untuk ujian
pengenalan. Lengkung-lengkung ciri I-V tertentu ini telah dikajikan dan difahami secara
terperinci menggunakan litar-litar berkesan yang terdiri daripada komponen-komponen
parasit bagi kecacatan dendrit polisilikon dan struktur perlindungan ESD.
Lengkung-Iengkung ciri I-V tertentu yang merupakan cap jari bagi kecacatan telah
dibuktikan dapat mengurangkan masa analisis kegagalan. Ini merupakan suatu
pengurangan dalam kos analisis kegagalan.
Description
Keywords
Dua kategori kegagalan ditemui , iaitu kegagalan malapetaka dan kegagalan terpendam